sezione_5a
Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
| Entrambe le parti precedenti la revisioneRevisione precedenteProssima revisione | Revisione precedente | ||
| sezione_5a [2019/03/01 10:34] – [Ingressi sincroni e asincroni] admin | sezione_5a [2023/03/22 07:29] (versione attuale) – [2 Il latch SR (Set-Reset)] admin | ||
|---|---|---|---|
| Linea 14: | Linea 14: | ||
| * quando R (//Reset//) è attivo l' | * quando R (//Reset//) è attivo l' | ||
| * quando entrambi sono disattivi l' | * quando entrambi sono disattivi l' | ||
| - | * la combinazione con entrambi gli ingressi attivi non è valida (no è possibile impostare l' | + | * la combinazione con entrambi gli ingressi attivi non è valida (non è possibile impostare l' |
| Se si scarta la combinazione non consentita notiamo che le uscite possono avere solo due stati: `Q = 0 , bar Q = 1` e `Q = 1 , bar Q = 0` e che lo stato delle uscite si mantiene nel tempo se non si attivano gli ingressi. Un dispositivo con queste caratteristiche è chiamato **multivibratore** (due stati) **bistabile** (si mantengono nel tempo). | Se si scarta la combinazione non consentita notiamo che le uscite possono avere solo due stati: `Q = 0 , bar Q = 1` e `Q = 1 , bar Q = 0` e che lo stato delle uscite si mantiene nel tempo se non si attivano gli ingressi. Un dispositivo con queste caratteristiche è chiamato **multivibratore** (due stati) **bistabile** (si mantengono nel tempo). | ||
| Linea 28: | Linea 28: | ||
| che rappresenta lo stato di memorizzazione((l' | che rappresenta lo stato di memorizzazione((l' | ||
| - | Il circuito, i simboli logici e la tabella della verità della figura 3 mostrano un latch SR con ingressi attivi alti. La soluzione circuitale è simile ma con porte NAND e NOR scambiate. Un latch SR si può ottenere cablando opportunamente un integrato come il 7400 (4 porte NAND) o il 7402 (4 NOR) ma esiste anche in forma integrata (74279). | + | Il circuito, i simboli logici e la tabella della verità della figura 3 mostrano un latch SR con ingressi attivi alti. La soluzione circuitale è simile ma con porte NAND e NOR scambiate. Un latch SR si può ottenere cablando opportunamente un integrato come il 7400 (4 porte NAND) o il 7402 (4 NOR) ma esiste anche in forma integrata ([[https:// |
| Il diagramma temporale di figura 4 mostra l' | Il diagramma temporale di figura 4 mostra l' | ||
| Linea 58: | Linea 58: | ||
| La figura 10 mostra il simbolo e la corrispondente tabella della verità di due flip-flop edge triggered, uno attivo sul fronte di salita del clock (a sinistra) e uno sul fronte di discesa (a destra). Osserviamo che: | La figura 10 mostra il simbolo e la corrispondente tabella della verità di due flip-flop edge triggered, uno attivo sul fronte di salita del clock (a sinistra) e uno sul fronte di discesa (a destra). Osserviamo che: | ||
| - | * ella tabella della verità il fronte attivo del clock è indicato con una freccia | + | * nella tabella della verità il fronte attivo del clock è indicato con una freccia |
| * nel simbolo l' | * nel simbolo l' | ||
| * il fronte attivo è quello di discesa se è presente il pallino sull' | * il fronte attivo è quello di discesa se è presente il pallino sull' | ||
sezione_5a.1551436489.txt.gz · Ultima modifica: 2020/07/03 15:58 (modifica esterna)