| Entrambe le parti precedenti la revisioneRevisione precedenteProssima revisione | Revisione precedenteUltima revisioneEntrambe le parti successive la revisione |
| sezione_23c [2015/03/12 14:05] – [10 La modulazione Sigma-Delta] admin | sezione_23c [2016/09/06 10:53] – admin |
|---|
| I convertitori analogico/digitali (ADC) fanno l'operazione inversa dei DAC, cioè convertono un segnale analogico (in genere una tensione) in un numero intero codificato in binario. Nella conversione gli infiniti valori che può assumere il segnale analogico sono tradotti un numero limitato di combinazioni di bit ((2<sup>n</sup> combinazioni con //n// bit)); questo comporta inevitabilmente un **errore di quantizzazione**, definito come differenza tra il valore analogico in ingresso e quello corrispondente alla sua rappresentazione in digitale. Ogni combinazione di bit rappresenta un intero intervallo di valori analogici e l'ampiezza di questo intervallo, dipendente dal numero di bit dell'ADC, è il **quanto di conversione Q** del convertitore A/D. La //figura 1// aiuta a chiarire questi concetti: se V<sub>i</sub> è la tensione in ingresso all'ADC e D<sub>o</sub> il dato digitale in uscita, vale: | I convertitori analogico/digitali (ADC) fanno l'operazione inversa dei DAC, cioè convertono un segnale analogico (in genere una tensione) in un numero intero codificato in binario. Nella conversione gli infiniti valori che può assumere il segnale analogico sono tradotti un numero limitato di combinazioni di bit ((2<sup>n</sup> combinazioni con //n// bit)); questo comporta inevitabilmente un **errore di quantizzazione**, definito come differenza tra il valore analogico in ingresso e quello corrispondente alla sua rappresentazione in digitale. Ogni combinazione di bit rappresenta un intero intervallo di valori analogici e l'ampiezza di questo intervallo, dipendente dal numero di bit dell'ADC, è il **quanto di conversione Q** del convertitore A/D. La //figura 1// aiuta a chiarire questi concetti: se V<sub>i</sub> è la tensione in ingresso all'ADC e D<sub>o</sub> il dato digitale in uscita, vale: |
| |
| $$V_i = Q cdot D_o +- epsilon$$ | `V_i = Q cdot D_o +- epsilon` |
| |
| dove Q è il quanto di conversione e ε l'errore di quantizzazione. | dove Q è il quanto di conversione e ε l'errore di quantizzazione. |
| Anche nei convertitori A/D, come nei DAC, la risoluzione è indicata da un numero di bit //n// in cui è suddivisa una tensione di fondo scala V<sub>FS</sub>, per cui vale: | Anche nei convertitori A/D, come nei DAC, la risoluzione è indicata da un numero di bit //n// in cui è suddivisa una tensione di fondo scala V<sub>FS</sub>, per cui vale: |
| |
| $$Q=V_(FS)/2^n$$ | `Q=V_(FS)/2^n` |
| |
| e la tensione in ingresso V<sub>i</sub> sarà convertita in una delle 2<sup>n</sup> possibili combinazioni di bit. | e la tensione in ingresso V<sub>i</sub> sarà convertita in una delle 2<sup>n</sup> possibili combinazioni di bit. |
| Interpretando l'errore di quantizzazione come rumore è possibile caratterizzare le prestazioni di un convertitore A/D con un rapporto segnale/rumore definito così: | Interpretando l'errore di quantizzazione come rumore è possibile caratterizzare le prestazioni di un convertitore A/D con un rapporto segnale/rumore definito così: |
| |
| $$(S/N)_(dB)=20 log (V_(ieff)/V_(reff))$$ | `(S/N)_(dB)=20 log (V_(ieff)/V_(reff))` |
| |
| dove V<sub>ieff</sub> e V<sub>reff</sub> sono i valori efficaci del segnale in ingresso e dell'errore di quantizzazione inteso come rumore. Il valore effettivo di questo parametro dipenderà dalla risoluzione dell'ADC - quindi dal numero di bit - e dall'ampiezza del segnale in ingresso. | dove V<sub>ieff</sub> e V<sub>reff</sub> sono i valori efficaci del segnale in ingresso e dell'errore di quantizzazione inteso come rumore. Il valore effettivo di questo parametro dipenderà dalla risoluzione dell'ADC - quindi dal numero di bit - e dall'ampiezza del segnale in ingresso. |
| Il dato digitale che rappresenta la tensione analogica incognita V<sub>i</sub> non dipende né dal tempo di clock né da RC e si calcola con: | Il dato digitale che rappresenta la tensione analogica incognita V<sub>i</sub> non dipende né dal tempo di clock né da RC e si calcola con: |
| |
| $$N = V_i/V_R 2^n$$ | `N = V_i/V_R 2^n` |
| |
| Per un buon funzionamento è necessario che R e C siano costanti nel breve periodo e che la tensione di riferimento V<sub>R</sub> sia stabilizzata. | Per un buon funzionamento è necessario che R e C siano costanti nel breve periodo e che la tensione di riferimento V<sub>R</sub> sia stabilizzata. |
| La risposta al primo problema è data dal **teorema del campionamento di Shannon**, che dice che è possibile ricostruire un segnale a partire dai suoi campioni se la frequenza di campionamento //f<sub>c</sub>// è almeno doppia rispetto alla frequenza massima //f<sub>MAX</sub>// del segnale, intesa come il limite superiore dello spettro del segnale rappresentato nel domino della frequenza secondo il teorema di Fourier((NB se lo spettro parte dalla continua //f<sub>MAX</sub>// coincide con la banda del segnale)). Questa condizione è espressa analiticamente con: | La risposta al primo problema è data dal **teorema del campionamento di Shannon**, che dice che è possibile ricostruire un segnale a partire dai suoi campioni se la frequenza di campionamento //f<sub>c</sub>// è almeno doppia rispetto alla frequenza massima //f<sub>MAX</sub>// del segnale, intesa come il limite superiore dello spettro del segnale rappresentato nel domino della frequenza secondo il teorema di Fourier((NB se lo spettro parte dalla continua //f<sub>MAX</sub>// coincide con la banda del segnale)). Questa condizione è espressa analiticamente con: |
| |
| $$f_c >= 2 f_(MAX)$$ | `f_c >= 2 f_(MAX)` |
| |
| La dimostrazione del teorema di Shannon è molto complicata ma intuitivamente può essere giustificata così: | La dimostrazione del teorema di Shannon è molto complicata ma intuitivamente può essere giustificata così: |
| Applicando il teorema di Shannon e considerando che la frequenza di campionamento //f<sub>c</sub>// è legata al tempo di conversione //t<sub>conv</sub>// dell'ADC((il tempo con cui si campiona il segnale non può essere minore del tempo di conversione)), si può ricavare la **frequenza di Nyquist**((la definizione che dà il testo della frequenza di Nyquist sembra riferita al solo caso degli ADC; più in generale la frequenza di Nyquist è la minima frequenza con cui campionare un segnale per non perdere informazione, ovvero f<sub>N</sub> = 2 f<sub>MAX</sub>, secondo il teorema di Shannon)): | Applicando il teorema di Shannon e considerando che la frequenza di campionamento //f<sub>c</sub>// è legata al tempo di conversione //t<sub>conv</sub>// dell'ADC((il tempo con cui si campiona il segnale non può essere minore del tempo di conversione)), si può ricavare la **frequenza di Nyquist**((la definizione che dà il testo della frequenza di Nyquist sembra riferita al solo caso degli ADC; più in generale la frequenza di Nyquist è la minima frequenza con cui campionare un segnale per non perdere informazione, ovvero f<sub>N</sub> = 2 f<sub>MAX</sub>, secondo il teorema di Shannon)): |
| |
| $$f_B = 1/(2 t_(conv))$$ | `f_B = 1/(2 t_(conv))` |
| |
| Questa frequenza esprime la banda passante (teorica) di un ADC, cioè la frequenza massima del segnale in ingresso che permette di campionare e quantizzare il segnale senza perdita di informazione. | Questa frequenza esprime la banda passante (teorica) di un ADC, cioè la frequenza massima del segnale in ingresso che permette di campionare e quantizzare il segnale senza perdita di informazione. |
| |
| La tensione di fondo scala è 5 Volt ma può essere regolata col pin V<sub>REF</sub>/2. L'uscita digitale è del tipo 3-state. I pin di controllo hanno il seguente significato: | La tensione di fondo scala è 5 Volt ma può essere regolata col pin V<sub>REF</sub>/2. L'uscita digitale è del tipo 3-state. I pin di controllo hanno il seguente significato: |
| * $$bar(CS)$$: pin di ingresso di abilitazione generale((come sempre il segno posto sopra la sigla significa attivo basso)) | * `bar(CS)`: pin di ingresso di abilitazione generale((come sempre il segno posto sopra la sigla significa attivo basso)) |
| * $$bar(WR)$$: pin di ingresso che fa partire la conversione (SOC nel paragrafo 7) | * `bar(WR)`: pin di ingresso che fa partire la conversione (SOC nel paragrafo 7) |
| * $$bar(RD)$$: pin di ingresso che abilita l'uscita (OE nel paragrafo 7) | * `bar(RD)`: pin di ingresso che abilita l'uscita (OE nel paragrafo 7) |
| * $$bar(INT)$$: pin di uscita che segnala il termine della conversione (EOC nel paragrafo 7) | * `bar(INT)`: pin di uscita che segnala il termine della conversione (EOC nel paragrafo 7) |
| |
| Il convertitore può funzionare anche in una modalità di acquisizione continua, detta free-running o stand-alone, senza essere collegato ad un bus. Questa modalità si ottiene collegando il pin $$bar(INT)$$ al pin $$bar(WR)$$, in modo che la fine di una conversione faccia partire immediatamente quella successiva. In questo caso occorre comunque abilitare l'integrato ($$bar(CS)$$ a massa) e collegare un gruppo RC per il clock interno (per un'esperienza completa si veda lo schema proposto nella sezione //non solo teoria 2// o nel datasheet). | Il convertitore può funzionare anche in una modalità di acquisizione continua, detta free-running o stand-alone, senza essere collegato ad un bus. Questa modalità si ottiene collegando il pin `bar(INT)` al pin `bar(WR)`, in modo che la fine di una conversione faccia partire immediatamente quella successiva. In questo caso occorre comunque abilitare l'integrato (`bar(CS)` a massa) e collegare un gruppo RC per il clock interno (per un'esperienza completa si veda lo schema proposto nella sezione //non solo teoria 2// o nel datasheet). |
| |
| ==== Extra ==== | ==== Extra ==== |
