Questi argomenti sono trattati nella sezione 21A del fascicolo extra per l'articolazione Elettronica di quarta.

I transistor ad effetto di campo (field effect transistor) sono chiamati così perché sono comandati in tensione (invece che in corrente come i BJT). Sviluppati successivamente ai BJT erano inizialmente componenti meno veloci e affidabili; oggi sono usati moltissimo:

• negli integrati digitali, dove l'impiego dei MOSFET permette di ottenere soluzioni economiche ad elevata integrazione e basso consumo
• negli stadi di ingresso degli operazionali, dove i JFET permettono di ottenere una resistenza di ingresso molto elevata
• in forma discreta nell'elettronica di potenza, sia come amplificatori che come dispositivi ON-OFF, per il basso consumo

Le due famiglie principali di transistor FET sono:

• i JFET (junction FET) a giunzione
• i MOSFET o MOS (metallic-oxide-semiconductor FET) a metallo-ossido-semiconduttore, che possono essere di tipo enhancement e depletion

Come avviene per i BJT anche i FET sono disponibili in due varianti con portatori di carica di tipo diverso: quelli a canale N e quelli a canale P. Di seguito, per semplicità, faremo sempre riferimento ai FET a canale N.

I tre terminali dei transistor ad effetto di campo sono chiamati: source, drain e gate. Nei FET la corrente scorre in un canale fra i terminali di source e drain e il suo flusso è controllato dalla tensione applicata al terminale di gate.

La figura 13 mostra i simboli dei FET, dei MOS enhancement e dei MOS depletion nelle due varianti a canale n e p. In tutti i casi vale sempre:

`I_D=I_S`

I JFET sono meno usati rispetto ai MOSFET, con cui si realizzano la gran parte dei dispositivi digitali, ma hanno delle caratteristiche che li rendono adatti per le applicazioni analogiche.

La figura seuente mostra la struttura di un JFET a canale n¹⁾.

Il transistor è composto da:

• una barra di semiconduttore di tipo n ai cui estremi sono posti gli elettrodi di source e drain
• due zone di tipo p collegate al gate

Fra gate è source è dunque presente una giunzione pn che, nel normale funzionamento del JFET, deve essere polarizzata inversamente (V_GS ≤ 0).

Per comprendere il funzionamento del JFET supponiamo inizialmente che V_GS sia zero. Se applichiamo una tensione V_DS tra drain e source circolerà una corrente I_D nel canale. Aumentando la V_DS la corrente I_D aumenta e il comportamento del JFET è resistivo. Tuttavia si verifica un altro fenomeno: nel canale si forma una zona di svuotamento (grigia in figura) dovuta alla polarizzazione inversa della giunzione, più pronunciata dal lato del drain e con un estensione crescente al crescere di V_DS. La zona di svuotamento restringe il canale attraverso cui circola la I_D e oltre una certa soglia di V_DS si verifica lo strozzamento del canale (pinch-off) che impedisce alla corrente di aumentare; il JFET è in saturazione. Quando è presente una V_GS (negativa) la zona di svuotamento si forma anche con V_DS = 0 con la conseguenza che il JFET offre maggiore resistenza ed entra in saturazione prima.

Osservando la caratteristica di uscita di figura 14b, che mostra la relazione tra la corrente I_D e la tensione V_DS per diversi valori di V_GS, osserviamo che:

• è presente un'intera famiglia di caratteristiche dipendenti dal valore di V_GS
• la saturazione del JFET, indicata dalla linea tratteggiata, avviene per valori via via minori di V_DS all'aumentare (in modulo) di V_GS
• a sinistra del tratteggio è presente una zona resistiva dove il JFET si comporta da resistenza variabile il cui valore dipende dalla tensione V_GS (figura 14c)
• a destra di V_P si trova la zona di saturazione dove il valore di I_D dipende da V_GS e non da V_DS (NB nei BJT la saturazione è tutt'altra cosa!)
• per valori sufficientemente elevati di V_GS lo strozzamento avviene già a V_DS = 0 e non può circolare corrente; il JFET è interdetto

La relazione che permette di calcolare il valore della V_DS alla quale avviene lo strozzamento è:

`V_(DS_(P))=V_P - V_(GS)`

Dove V_P è la tensione di pinch-off quando V_GS vale zero riportata nei data sheet.

A questo punto è possibile osservare la caratteristica di trasferimento di figura 14a e osservare che:

• il JFET è interdetto se V_GS è uguale a V_GS(off) = V_P²⁾
• il massimo valore di corrente in condizione di saturazione si ha quando V_GS vale zero ed è indicato con I_DSS nelle due caratteristiche
• in corrispondenza di V_GS = 0 e I_DSS si ha la piena conduzione; in queste condizioni, se si opera nella zona resistiva, l'inverso della pendenza della caratteristica di uscita (figura 14b) perché il suo inverso rappresenta la resistenza r_DS(on) esibita dal JFET nello stato ON quando è usato in commutazione in zona resistiva

Nell'impiego da amplificatori i JFET lavorano nella zona di saturazione, dove il comportamento è lineare; in quello in commutazione invece si lavora nella zona resistiva e in interdizione. In particolare:

• per garantire l'interdizione V_GS deve essere (in modulo) maggiore di V_GS(off)
• per avere la piena conduzione si pone V_GS uguale a zero

Imponendo una retta di carico come mostrato in figura, cioè con una tensione V_DD e una resistenza R_D collegate al drain, il JFET lavorerà nei due punti dove la retta di carico incontra la caratteristica valida per il funzionamento in interdizione e la caratteristica valida per V_GS uguale a zero nella zona resistiva.

I JFET possono essere impiegati come amplificatori. In questo caso, come per i BJT, occorre polarizzare correttamente il transistor, quindi applicare un segnale e studiare la risposta dell'amplificatore con un circuito equivalente ai piccoli segnali. Il circuito di polarizzazione più semplice è quello di figura 15a dove:

• la resistenza R_S tra source è massa è percorsa dalla corrente I_D
• la resistenza R_G collega a massa il gate ma non è percorsa da corrente
• la tensione V_GS coincide in modulo con la caduta su R_S

Studiando il circuito e conoscendo la relazione tra I_D e resistenza V_GS è possibile imporre il punto di funzionamento a riposo.

Il circuito equivalente ai piccoli segnali del JFET è rappresentato in figura 19 (si tratta di un circuito in centro banda a source comune simile a quello a emettitore comune dei BJT). Osserviamo che:

• il gate è isolato
• il parametro principale è la transconduttanza g_m
• il parametro r_d è una resistenza differenziale che, in prima approssimazione, può essere considerata infinita (generatore di corrente ideale)

La configurazione completa di un amplificatore a source comune è quella di figura 20a. Riconosciamo il circuito di polarizzazione, la sorgente e il carico collegati tramite condensatori di bypass. Come per i BJT è possibile ricavare i parametri dell'amplificatore (guadagno, resistenze di ingresso e uscita) dal circuito equivalente ai piccoli segnali di figura 21.

I MOS sono i transistor più utilizzati nell'elettronica digitale perché permettono di realizzare integrati economici e a basso consumo. Sono impiegati anche nell'elettronica di potenza.

Per semplicità ci soffermeremo solo sui MOS ad arricchimento (enhancement), più semplici da capire e utilizzati nella tecnologia CMOS con cui si realizzano gli integrati digitali.

La figura seguente mostra la struttura di un MOSFET enhancement a canale n, più brevemente chiamato NMOS³⁾.

Il transistor è composto da:

• un substrato di tipo p collegato al source
• due zone di tipo n collegate ai terminali di source e drain
• uno strato di ossido di silicio (grigio scuro nel disegno) che isola il gate

In questo tipo di FET il gate è isolato e gli strati di materiali - metallo del terminale di gate, ossido e semiconduttore - danno il nome al componente.

Per comprendere il funzionamento del MOS supponiamo inizialmente che V_GS valga zero. Applicando una tensione tra drain e source le due giunzioni substrato-source e substrato-drain non conducono e la I_D è nulla (il substrato è collegato al source). Se ora applichiamo una tensione V_GS positiva al gate il MOS si comporterà come un condensatore⁴⁾ richiamando elettroni dalle tre zone e creando, oltre una soglia indicata con V_GS(th), un canale di tipo n tra drain e source (grigio chiaro nel disegno). A questo punto, applicando una tensione V_DS potrà circolare una corrente I_D tra drain e source. Come per il JFET, per bassi valori di V_DS il canale avrà un comportamento resistivo; per valori più elevati si avrà uno strozzamento dovuto al potenziale via via maggiore del terminale di drain che non permette alla corrente di aumentare. Aumentando il valore di V_GS si ha un allargamento del canale e lo strozzamento avviene per valori di V_DS più elevati.

La figura 16b mostra la caratteristica di uscita di un NMOS. La famiglia di curve che esprimono il legame tra I_D e V_DS è analoga a quella dei JFET ma la V_GS è positiva e corrente e pendenza crescono al crescere di V_GS. Anche in questo caso abbiamo una zona resistiva, a sinistra del tratteggio, e una di saturazione (attiva) a destra.

La figura 16a rappresenta la caratteristica di trasferimento, questa volta posta nel primo quadrante, dove compaiono:

• la tensione di soglia V_GS(th) (indicata anche come V_T) oltre la quale il MOS risulta interdetto
• la corrente I_DSS, di valore trascurabile, che circola quando V_GS vale zero

Nei data sheet è indicata anche una I_D(on) che circola in in piena conduzione in corrispondenza di un determinato valore di V_GS.

Diversamente dai JFET il transistor NMOS funziona con valori di V_GS positivi; il circuito di polarizzazione sarà allora diverso (vedi figura 17) e nel funzionamento in commutazione si avrà:

• NMOS interdetto se V_GS < V_T
• NMOS in piena conduzione per valori sufficientemente alti di V_GS

Il circuito per il funzionamento ON-OFF dell'NMOS è analogo a quello del JFET e per entrambi il comportamento del transistor può essere assimilato a quello di un interruttore con in serie una resistenza r_DS(on) ricavabile dai data sheet⁵⁾.

Torna all'indice.