====== FET ====== Vedi la [[https://leonardocanducci.org/wiki/ee4/fet|pagina]] sui FET degli appunti di quarta. /* ====== FET ====== Questi argomenti sono trattati nella sezione 21A del fascicolo extra per l'articolazione Elettronica di quarta. ===== I transistor ad effetto di campo ===== I transistor ad effetto di campo (//field effect transistor//) sono chiamati così perché sono comandati in tensione (invece che in corrente come i BJT). Sviluppati successivamente ai BJT erano inizialmente componenti meno veloci e affidabili; oggi sono usati moltissimo: * negli integrati digitali, dove l'impiego dei MOSFET permette di ottenere soluzioni economiche ad elevata integrazione e basso consumo * negli stadi di ingresso degli operazionali, dove i JFET permettono di ottenere una resistenza di ingresso molto elevata * in forma discreta nell'elettronica di potenza, sia come amplificatori che come dispositivi ON-OFF, per il basso consumo Le due famiglie principali di transistor FET sono: * i JFET (//junction FET//) a giunzione * i MOSFET o MOS (//metallic-oxide-semiconductor FET//) a metallo-ossido-semiconduttore, che possono essere di tipo //enhancement// e //depletion// Come avviene per i BJT anche i FET sono disponibili in due varianti con portatori di carica di tipo diverso: quelli a canale N e quelli a canale P. Di seguito, per semplicità, faremo sempre riferimento ai FET a canale N. I tre terminali dei transistor ad effetto di campo sono chiamati: **source**, **drain** e **gate**. Nei FET la corrente scorre in un //canale// fra i terminali di source e drain e il suo flusso è controllato dalla tensione applicata al terminale di gate. La //figura 13// mostra i simboli dei FET, dei MOS enhancement e dei MOS depletion nelle due varianti a canale //n// e //p//. In tutti i casi vale sempre: `I_D=I_S` ===== I JFET ===== I JFET sono meno usati rispetto ai MOSFET, con cui si realizzano la gran parte dei dispositivi digitali, ma hanno delle caratteristiche che li rendono adatti per le applicazioni analogiche. ==== Struttura e funzionamento ==== La figura seuente mostra la struttura di un JFET a canale n((si tratta di una illustrazione a fini didattici, la struttura effettiva si ottiene diffondendo più strati con diverso drogaggio su una sola faccia)). {{:jfet.png|JFET a canale n}} Il transistor è composto da: * una barra di semiconduttore di tipo //n// ai cui estremi sono posti gli elettrodi di source e drain * due zone di tipo //p// collegate al gate Fra gate è source è dunque presente una giunzione //pn// che, nel normale funzionamento del JFET, deve essere polarizzata inversamente (VGS ≤ 0). Per comprendere il funzionamento del JFET supponiamo inizialmente che VGS sia zero. Se applichiamo una tensione VDS tra drain e source circolerà una corrente ID nel canale. Aumentando la VDS la corrente ID aumenta e il comportamento del JFET è resistivo. Tuttavia si verifica un altro fenomeno: nel canale si forma una zona di svuotamento (grigia in figura) dovuta alla polarizzazione inversa della giunzione, più pronunciata dal lato del drain e con un estensione crescente al crescere di VDS. La zona di svuotamento restringe il canale attraverso cui circola la ID e oltre una certa soglia di VDS si verifica lo **strozzamento** del canale (//pinch-off//) che impedisce alla corrente di aumentare; il JFET è in saturazione. Quando è presente una VGS (negativa) la zona di svuotamento si forma anche con VDS = 0 con la conseguenza che il JFET offre maggiore resistenza ed entra in saturazione prima. ==== Caratteristiche ==== Osservando la caratteristica di uscita di //figura 14b//, che mostra la relazione tra la corrente ID e la tensione VDS per diversi valori di VGS, osserviamo che: * è presente un'intera famiglia di caratteristiche dipendenti dal valore di VGS * la saturazione del JFET, indicata dalla linea tratteggiata, avviene per valori via via minori di VDS all'aumentare (in modulo) di VGS * a sinistra del tratteggio è presente una **zona resistiva** dove il JFET si comporta da resistenza variabile il cui valore dipende dalla tensione VGS (//figura 14c//) * a destra di VP si trova la **zona di saturazione** dove il valore di ID dipende da VGS e non da VDS (NB nei BJT la saturazione è tutt'altra cosa!) * per valori sufficientemente elevati di VGS lo strozzamento avviene già a VDS = 0 e non può circolare corrente; il JFET è **interdetto** La relazione che permette di calcolare il valore della VDS alla quale avviene lo strozzamento è: `V_(DS_(P))=V_P - V_(GS)` Dove VP è la tensione di pinch-off quando VGS vale zero riportata nei data sheet. A questo punto è possibile osservare la caratteristica di trasferimento di //figura 14a// e osservare che: * il JFET è interdetto se VGS è uguale a VGS(off) = VP((per la formula vista sopra quando queste due tensioni coincidono lo strozzamento avviene in corrispondenza dell'origine e non può circolare corrente)) * il massimo valore di corrente in condizione di saturazione si ha quando VGS vale zero ed è indicato con IDSS nelle due caratteristiche * in corrispondenza di VGS = 0 e IDSS si ha la piena conduzione; in queste condizioni, se si opera nella zona resistiva, l'inverso della pendenza della caratteristica di uscita (//figura 14b//) perché il suo inverso rappresenta la resistenza rDS(on) esibita dal JFET nello stato ON quando è usato in commutazione in zona resistiva ==== Funzionamento in commutazione ==== Nell'impiego da amplificatori i JFET lavorano nella zona di saturazione, dove il comportamento è lineare; in quello in commutazione invece si lavora nella zona resistiva e in interdizione. In particolare: * per garantire l'interdizione VGS deve essere (in modulo) maggiore di VGS(off) * per avere la piena conduzione si pone VGS uguale a zero Imponendo una retta di carico come mostrato in figura, cioè con una tensione VDD e una resistenza RD collegate al drain, il JFET lavorerà nei due punti dove la retta di carico incontra la caratteristica valida per il funzionamento in interdizione e la caratteristica valida per VGS uguale a zero nella zona resistiva. {{:jfetonoff.png|circuito per il funzionamento in commutazione del JFET}} ==== Funzionamento da amplificatore ==== I JFET possono essere impiegati come amplificatori. In questo caso, come per i BJT, occorre polarizzare correttamente il transistor, quindi applicare un segnale e studiare la risposta dell'amplificatore con un circuito equivalente ai piccoli segnali. Il circuito di polarizzazione più semplice è quello di //figura 15a// dove: * la resistenza RS tra source è massa è percorsa dalla corrente ID * la resistenza RG collega a massa il gate ma non è percorsa da corrente * la tensione VGS coincide in modulo con la caduta su RS Studiando il circuito e conoscendo la relazione tra ID e resistenza VGS è possibile imporre il punto di funzionamento a riposo. Il circuito equivalente ai piccoli segnali del JFET è rappresentato in //figura 19// (si tratta di un circuito in centro banda a source comune simile a quello a emettitore comune dei BJT). Osserviamo che: * il gate è isolato * il parametro principale è la transconduttanza //gm// * il parametro //rd// è una resistenza differenziale che, in prima approssimazione, può essere considerata infinita (generatore di corrente ideale) La configurazione completa di un amplificatore a source comune è quella di //figura 20a//. Riconosciamo il circuito di polarizzazione, la sorgente e il carico collegati tramite condensatori di bypass. Come per i BJT è possibile ricavare i parametri dell'amplificatore (guadagno, resistenze di ingresso e uscita) dal circuito equivalente ai piccoli segnali di //figura 21//. ===== I MOSFET ===== I MOS sono i transistor più utilizzati nell'elettronica digitale perché permettono di realizzare integrati economici e a basso consumo. Sono impiegati anche nell'elettronica di potenza. Per semplicità ci soffermeremo solo sui MOS ad arricchimento (//enhancement//), più semplici da capire e utilizzati nella tecnologia CMOS con cui si realizzano gli integrati digitali. ==== Struttura e funzionamento ==== La figura seguente mostra la struttura di un MOSFET //enhancement// a canale //n//, più brevemente chiamato NMOS((il PMOS è l'equivalente a canale //p//)). {{:mosfet.png|MOSFET enhancement a canale n}} Il transistor è composto da: * un substrato di tipo //p// collegato al source * due zone di tipo //n// collegate ai terminali di source e drain * uno strato di ossido di silicio (grigio scuro nel disegno) che isola il gate In questo tipo di FET il gate è isolato e gli strati di materiali - metallo del terminale di gate, ossido e semiconduttore - danno il nome al componente. Per comprendere il funzionamento del MOS supponiamo inizialmente che VGS valga zero. Applicando una tensione tra drain e source le due giunzioni substrato-source e substrato-drain non conducono e la ID è nulla (il substrato è collegato al source). Se ora applichiamo una tensione VGS positiva al gate il MOS si comporterà come un condensatore((con gate e semiconduttore come armature e l'ossido come dielettrico)) richiamando elettroni dalle tre zone e creando, oltre una soglia indicata con VGS(th), un canale di tipo //n// tra drain e source (grigio chiaro nel disegno). A questo punto, applicando una tensione VDS potrà circolare una corrente ID tra drain e source. Come per il JFET, per bassi valori di VDS il canale avrà un comportamento resistivo; per valori più elevati si avrà uno strozzamento dovuto al potenziale via via maggiore del terminale di drain che non permette alla corrente di aumentare. Aumentando il valore di VGS si ha un allargamento del canale e lo strozzamento avviene per valori di VDS più elevati. ==== Caratteristiche ==== La //figura 16b// mostra la caratteristica di uscita di un NMOS. La famiglia di curve che esprimono il legame tra ID e VDS è analoga a quella dei JFET ma la VGS è positiva e corrente e pendenza crescono al crescere di VGS. Anche in questo caso abbiamo una zona resistiva, a sinistra del tratteggio, e una di saturazione (attiva) a destra. La //figura 16a// rappresenta la caratteristica di trasferimento, questa volta posta nel primo quadrante, dove compaiono: * la tensione di soglia VGS(th) (indicata anche come VT) oltre la quale il MOS risulta interdetto * la corrente IDSS, di valore trascurabile, che circola quando VGS vale zero Nei data sheet è indicata anche una ID(on) che circola in in piena conduzione in corrispondenza di un determinato valore di VGS. Diversamente dai JFET il transistor NMOS funziona con valori di VGS positivi; il circuito di polarizzazione sarà allora diverso (vedi //figura 17//) e nel funzionamento in commutazione si avrà: * NMOS interdetto se VGS < VT * NMOS in piena conduzione per valori sufficientemente alti di VGS Il circuito per il funzionamento ON-OFF dell'NMOS è analogo a quello del JFET e per entrambi il comportamento del transistor può essere assimilato a quello di un interruttore con in serie una resistenza rDS(on) ricavabile dai data sheet((laddove i BJT che lavorano in commutazione possono essere rappresentati come un interruttore seguito da un generatore di tensione pari a VCE(sat))). /* BJT vs FET da http://www.quora.com/What-are-the-pros-and-cons-of-BJT-versus-FET-transistor * pro BJT: -capacità +velocità +guadagno + lineari +corrente -Rout * contro BJT: +consumo -Rin +dispersione -integrazione * pro MOSFET: +integrazione, +Rin -consumo -influenzatemperatura(fugatermica) * contro MOSFET: -linearità +capacità difficile con RLbassa -guadagno +rumore JFET vs MOSFET da http://www.circuitstoday.com/jfet-and-mosfet-comparison * pro JFET: -rumore +lineari * contro JFET: -Rin -integrazione +costo sempre meno importanti */ ===== Navigazione ===== Torna all'[[start#indice|indice]].