Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
| Entrambe le parti precedenti la revisioneRevisione precedente | Prossima revisioneEntrambe le parti successive la revisione |
| sezione_5c [2019/03/21 16:49] – [2 Dispositivi commerciali] admin | sezione_5c [2020/05/07 09:03] – [2 Dispositivi commerciali] admin |
|---|
| ===== 2 Dispositivi commerciali ===== | ===== 2 Dispositivi commerciali ===== |
| |
| Il testo propone l'integrato [[http://www.ti.com/lit/ds/symlink/sn74hc595.pdf|74LS595]], un registro da 8 bit che funziona sia come SISO e PIPO. Lo schema circuitale è mostrato in figura 8. Si riconosce un registro con ingresso e uscita seriale realizzato con DFF; il dato entra dall'ingresso SER e scorre verso il basso ad ogni fronte di salita del clock seriale SCK. Un altro segnale di clock, RCK, permette il trasferimento degli otto bit dal registro seriale (SISO) a quello parallelo (PIPO) posto alla sua destra. Il segnale di controllo attivo basso `bar G` abilita le uscite, che altrimenti sono nello stato di alta impedenza. E' presente anche l'ingresso asincrono `bar {SCLR}` che azzera il contenuto del registro seriale quando è posto al livello basso. | Il testo propone l'integrato [[https://www.onsemi.com/pub/Collateral/MC74HC595-D.PDF|74HC595]], un registro da 8 bit che funziona sia come SISO e PIPO. Lo schema circuitale è mostrato in figura 8. Si riconosce un registro con ingresso e uscita seriale realizzato con DFF; il dato entra dall'ingresso SER e scorre verso il basso ad ogni fronte di salita del clock seriale SCK. Un altro segnale di clock, RCK, permette il trasferimento degli otto bit dal registro seriale (SISO) a quello parallelo (PIPO) posto alla sua destra. Il segnale di controllo attivo basso `bar G` abilita le uscite, che altrimenti sono nello stato di alta impedenza. E' presente anche l'ingresso asincrono `bar {SCLR}` che azzera il contenuto del registro seriale quando è posto al livello basso. |
| |
| Osserviamo che: | Osserviamo che: |
