Differenze

Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.

--- sezione_5a [2019/03/01 10:34] – [Ingressi sincroni e asincroni] admin
+++ sezione_5a [2020/03/31 08:01] – [2 Il latch SR (Set-Reset)] admin
@@ Linea 28: / Linea 28: @@
 che rappresenta lo stato di memorizzazione((l'espressione logica si ricava dal circuito logico applicando De Morgan)) e l'uscita mantiene il valore acquisito in precedenza.
-Il circuito, i simboli logici e la tabella della verità della figura 3 mostrano un latch SR con ingressi attivi alti. La soluzione circuitale è simile ma con porte NAND e NOR scambiate. Un latch SR si può ottenere cablando opportunamente un integrato come il 7400 (4 porte NAND) o il 7402 (4 NOR) ma esiste anche in forma integrata (74279).
+Il circuito, i simboli logici e la tabella della verità della figura 3 mostrano un latch SR con ingressi attivi alti. La soluzione circuitale è simile ma con porte NAND e NOR scambiate. Un latch SR si può ottenere cablando opportunamente un integrato come il 7400 (4 porte NAND) o il 7402 (4 NOR) ma esiste anche in forma integrata ([[https://www.ti.com/lit/ds/symlink/sn74ls279a.pdf|74279]]).
 Il diagramma temporale di figura 4 mostra l'andamento nel tempo delle variabili, in particolare l'effetto sull'uscita Q (anche complementata) degli ingressi S e R.