Differenze

Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.

--- gating [2018/01/09 12:54] – [Verifica porta NAND] admin
+++ gating [2018/01/09 12:55] – [Porte logiche elementari] admin
@@ Linea 17: / Linea 17: @@
 {{:gating.png?400|Gating con porta logica AND}}
-Per il cablaggio e la piedinatura fare riferimento al [[https://www.elektronik-kompendium.de/public/schaerer/FILES/74hc00.pdf|datasheet dell'integrato 74LS08]] (NB usando un integrato TTL come il [[http://ecelabs.njit.edu/student_resources/datas/74ls00.pdf|74LS00]] il circuito al banco non funzionerà perché i TTL non sono in grado di erogare corrente in corrispondenza del livello logico alto H).
+Per il cablaggio e la piedinatura fare riferimento al [[www.ti.com/lit/ds/symlink/sn54s08.pdf|datasheet dell'integrato 74LS08]].
 ===== Verifica porta NAND =====