Strumenti Utente

Strumenti Sito


gating

Differenze

Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.

Link a questa pagina di confronto

Entrambe le parti precedenti la revisioneRevisione precedente
Prossima revisione
Revisione precedente
Prossima revisioneEntrambe le parti successive la revisione
gating [2018/01/09 12:54] – [Verifica porta NAND] admingating [2018/01/09 12:55] – [Porte logiche elementari] admin
Linea 17: Linea 17:
 {{:gating.png?400|Gating con porta logica AND}} {{:gating.png?400|Gating con porta logica AND}}
  
-Per il cablaggio e la piedinatura fare riferimento al [[https://www.elektronik-kompendium.de/public/schaerer/FILES/74hc00.pdf|datasheet dell'integrato 74LS08]] (NB usando un integrato TTL come il [[http://ecelabs.njit.edu/student_resources/datas/74ls00.pdf|74LS00]] il circuito al banco non funzionerà perché i TTL non sono in grado di erogare corrente in corrispondenza del livello logico alto H).+Per il cablaggio e la piedinatura fare riferimento al [[www.ti.com/lit/ds/symlink/sn54s08.pdf|datasheet dell'integrato 74LS08]].
  
 ===== Verifica porta NAND ===== ===== Verifica porta NAND =====
Linea 23: Linea 23:
 La simulazione nel testo a pagina 550 (scheda di laboratorio 3C.1) permette di verificare il funzionamento della porta NAND con l'integrato 74HC00. Nello schema sono inserite delle sonde logiche (//digital// nella barra degli strumenti) per verificare il valori logici in ingresso e in uscita. La simulazione nel testo a pagina 550 (scheda di laboratorio 3C.1) permette di verificare il funzionamento della porta NAND con l'integrato 74HC00. Nello schema sono inserite delle sonde logiche (//digital// nella barra degli strumenti) per verificare il valori logici in ingresso e in uscita.
  
-La funzione svolta è invertita rispetto alla porta AND (vedi il [[https://www.elektronik-kompendium.de/public/schaerer/FILES/74hc00.pdf|datasheet del 74HC00]]NB usando un integrato TTL come il [[http://ecelabs.njit.edu/student_resources/datas/74ls00.pdf|74LS00]] il circuito al banco non funzionerà perché i TTL non sono in grado di erogare corrente in corrispondenza del livello logico alto H)):+La funzione svolta è invertita rispetto alla porta AND. Vedi il [[https://www.elektronik-kompendium.de/public/schaerer/FILES/74hc00.pdf|datasheet del 74HC00]] per le caratteristiche dell'integrato (NB usando un integrato TTL come il [[http://ecelabs.njit.edu/student_resources/datas/74ls00.pdf|74LS00]] il circuito al banco non funzionerà perché i TTL non sono in grado di erogare corrente in corrispondenza del livello logico alto H)):
  
 ^ ingresso A ^ ingresso B ^ uscita Y ^ ^ ingresso A ^ ingresso B ^ uscita Y ^
gating.txt · Ultima modifica: 2020/07/03 15:58 da 127.0.0.1